---
title: "Closed Source"
description: "商业 EDA 基础工具、AI 产品与芯片设计平台的官方入口。"
---

覆盖仿真调试、综合与物理实现、时序和物理签核、模拟设计，以及这些流程中的 AI 产品。

## Core EDA

- [Cadence Genus / Innovus+ / Tempus](https://www.cadence.com/en_US/home/tools/digital-design-and-signoff/synthesis/genus-synthesis-solution.html) — Genus 用于 RTL 综合，Innovus+ 连接综合、布局、时钟树与布线，Tempus 提供静态时序分析与签核。 [Innovus+](https://www.cadence.com/en_US/home/tools/digital-design-and-signoff/soc-implementation-and-floorplanning/innovus-plus-synthesis-implementation-system.html) [Tempus](https://www.cadence.com/en_US/home/tools/digital-design-and-signoff/silicon-signoff/tempus-timing-signoff-solution.html)
- [Cadence Virtuoso Studio / Spectre](https://www.cadence.com/en_US/home/tools/custom-ic-analog-rf-design/virtuoso-studio.html) — Virtuoso 支持定制与模拟 IC 的原理图、版图及设计分析，Spectre 提供晶体管级 SPICE、模拟和 RF 仿真。 [Spectre X](https://www.cadence.com/en_US/home/tools/custom-ic-analog-rf-design/circuit-simulation/spectre-x-simulator.html)
- [Cadence Xcelium](https://www.cadence.com/en_US/home/tools/system-design-and-verification/simulation-and-testbench-verification/xcelium-simulator.html) — 面向 IP 与 SoC 的逻辑仿真器，支持 SystemVerilog、VHDL、SystemC、UVM，以及混合信号、低功耗和 X 传播验证。
- [Siemens Calibre](https://www.siemens.com/en-us/products/ic/calibre-design/) — 物理验证与签核工具族，覆盖设计规则检查（DRC）、版图与原理图一致性检查（LVS）、寄生参数提取及可靠性验证。
- [Synopsys Fusion Compiler / PrimeTime](https://www.synopsys.com/implementation-and-signoff/physical-implementation/fusion-compiler.html) — Fusion Compiler 用于 RTL-to-GDSII 数字实现，PrimeTime 提供静态时序、信号完整性与工艺变异感知的时序签核分析。 [PrimeTime](https://www.synopsys.com/implementation-and-signoff/signoff/primetime.html)
- [Synopsys VCS / Verdi](https://www.synopsys.com/verification/simulation/vcs.html) — VCS 执行 HDL 与 testbench 仿真，Verdi 结合源码、波形、状态机和覆盖率帮助定位设计与验证问题。 [Verdi](https://www.synopsys.com/verification/debug/verdi.html)

## AI EDA Platforms

### EDA 厂商

- [Cadence AgentStack / JedAI](https://www.cadence.com/en_US/home/explore/agentic-ai.html) — 组织多个领域 agent 的协作；JedAI 提供相关数据、模型与平台基础。
- [Cadence AuraStack AI Super Agent](https://www.cadence.com/en_US/home/tools/pcb-design-and-analysis/aurastack-ai-super-agent.html) — 将 agent 工作流扩展到 PCB 与先进封装设计。
- [Cadence Cerebrus](https://www.cadence.com/en_US/home/tools/digital-design-and-signoff/soc-implementation-and-floorplanning/cerebrus-intelligent-chip-explorer.html) — 利用机器学习探索数字实现参数和流程，优化芯片 PPA。
- [Cadence ChipStack AI Super Agent](https://www.cadence.com/en_US/home/tools/system-design-and-verification/chipstack-ai-superagent.html) — 面向数字前端设计与验证，覆盖规格理解、RTL、testbench、回归和调试。 [Mental Model 与工作流](https://community.cadence.com/cadence_blogs_8/b/corporate-news/posts/the-engineering-workforce-multiplier-how-agentic-ai-is-shaping-silicon-design)
- [Cadence InnoStack AI Super Agent](https://www.cadence.com/en_US/home/tools/system-design-and-verification/innostack-ai-superagent.html) — 面向数字实现与签核，编排后端流程、分析约束及优化 PPA。
- [Cadence Maestro](https://www.cadence.com/en_US/home/company/newsroom/press-releases/pr/2026/cadence-introduces-maestro-a-domain-specialized-ai-model.html)（2026） — 领域后训练模型、决策模型与 agent skills 的组合，结合 EDA/SDA 求解器反馈和 RL，用于芯片与系统设计；首批向部分客户早期开放。
- [Cadence ViraStack AI Super Agent](https://www.cadence.com/en_US/home/tools/custom-ic-analog-rf-design/virastack-ai-super-agent.html) — 面向定制与模拟 IC，组织设计探索、仿真分析和验证工作流。
- [GPT-Synopsys](https://news.synopsys.com/2026-09-30-OpenAI-and-Synopsys-Announce-GPT-Synopsys-Frontier-Intelligence-to-Revolutionize-Chip-Design)（2026） — OpenAI 与 Synopsys 合作开发面向 EDA 工具使用的专用模型，计划连接客户 harness、Synopsys.ai 与 Autopilot。
- [Siemens Aprisa AI](https://siemens.com/aprisa-ai) — 将 PPA 设计空间探索与自然语言辅助集成进 RTL-to-GDS 实现流程，生成工具配置和流程示例。
- [Siemens Calibre Vision AI](https://blogs.sw.siemens.com/calibre/2025/06/25/calibre-vision-ai-a-new-era-of-fast-scalable-chip-level-drc-debug/) — 结合 OASIS 结果与 AI 空间模式聚类，将大规模 DRC 违规整理为可定位、可协作处理的调试线索。
- [Siemens Fuse EDA AI](https://news.siemens.com/en-gb/siemens-fuse-eda-ai-agent/) — 以多模态 EDA 数据、RAG、MCP 和 Agent Skills 连接设计工具，组织分层规划、动态工具发现与反馈循环。 [持续验证架构](https://blogs.sw.siemens.com/cicv/2026/07/29/self-verifying-eda-ai-agents/)
- [Siemens Questa One](https://www.siemens.com/en-us/products/ic/questa-one/) — 将 AI 辅助验证与 Agentic Toolkit 结合，覆盖验证规划、执行、调试与覆盖率分析。
- [Siemens Solido AI](https://eda.sw.siemens.com/en-US/ic/solido/solido-generative-agentic-ai/) — 将生成式与 agentic AI 用于原理图、仿真、工艺变异感知验证、库表征和版图，并通过 Fuse 组织多工具工作流。
- [Synopsys AgentEngineer / Autopilot](https://news.synopsys.com/2026-09-28-Synopsys-Powers-Autonomous-Engineering-with-a-Broad-Portfolio-of-Long-Horizon-Agents-and-Autopilot-Platform) — 面向跨阶段长流程工程任务的 agent 产品组合，计划于 2026 年底提供。 [AMD / Microsoft 实践](https://news.synopsys.com/2026-07-27-Synopsys-Advances-Agentic-AI-Chip-Design-with-AMD-and-Microsoft)
- [Synopsys.ai](https://www.synopsys.com/ai/ai-powered-eda.html) — 包含设计空间、验证、测试和模拟设计优化等 AI 产品，连接 DSO.ai、VSO.ai、TSO.ai 与 ASO.ai。 [Copilot](https://news.synopsys.com/2025-09-03-Synopsys-Announces-Expanding-AI-Capabilities-for-its-Leading-EDA-Solutions)
- [UniVista Design Agent（UDA）](https://www.univista-isg.com/site/news_detail/402) — 围绕设计需求、RTL、验证和调试组织 AI 工作流，并与 EDA 工具衔接。

### AI 芯片设计平台

- [Agentrys Studio](https://agentrys.ai/solutions) — 提供多 agent 工作流构建、EDA 工具连接、评测迭代和团队部署能力。
- [ChipAgents](https://chipagents.ai/) — 面向芯片设计与验证的 agent 平台，另发布 Build-A-Chip-Bench 长流程评测计划。
- [Chipmind](https://www.chipmind.ai/) — 利用工程上下文与 EDA 工具协助 SoC 设计、集成和调试。
- [ChipNexus NEX](https://docs.chipnexus.ai/) — 原 Primis AI 的商业芯片设计 agent 框架，支持命令行、协作模式及多工具编排。
- [Cognichip](https://www.cognichip.ai/) — 面向半导体设计的 ACI 平台，将设计生成、修改、验证与优化纳入统一工作流。
- [Moores Lab AI](https://www.mooreslab.ai/) — 提供 VerifAgent、DebugAgent 与 CoverageAgent，聚焦 testbench、调试和覆盖率闭环。
- [Silimate](https://www.silimate.com/) — 面向 RTL 前端设计的 AI agents，结合功能调试与 PPA 优化。