Chip for AI12 项资源

DSE (Design Space Exploration)

通过搜索、仿真与性能建模探索加速器架构、映射和集群配置。

搜索与实验框架

  • AlphaEvolve(2025–2026) — 结合 LLM、程序进化与自动验证优化算法,官方披露了 TPU 算术电路、训练 kernel 和数据中心调度案例。 后续实践
  • ArchGym(2023) — 统一搜索算法与架构模拟器接口,用于机器学习驱动的设计空间探索和实验数据收集。 论文
  • CHIA(2026) — 用工作流图和可扩展运行时组织 AI 驱动的硬件/软件协同设计实验,示例覆盖 RTL、gem5 对齐、微架构实现和关键路径优化。 论文

架构与映射评估

  • Accel-Sim — 对 GPU 等可编程加速器进行轨迹驱动仿真与实机校验,配合功耗模型研究新架构及 AI workload。
  • GenZ(2024) — 分析不同 LLM 推理场景下的算力、存储和通信需求,探索模型特征与平台设计参数的关系。 论文
  • LLMCompass(2024) — 用模型执行、硬件映射与面积成本模型评估 LLM 推理平台,支持芯片参数及系统配置探索。 论文
  • MAESTRO — 以数据流与 tiling 描述分析 DNN 加速器的数据复用、性能和硬件成本。
  • SCALE-Sim v3(2025) — 对指定网络和脉动阵列配置进行周期级仿真,输出时序、内存带宽与访存轨迹。 v3 论文
  • Timeloop / Accelergy — 用工作负载、架构和映射描述探索张量加速器设计空间,并估计性能、数据搬运、能耗与面积。 代码 相关代码 格式
  • ZigZag — 面向 DNN 加速器联合探索存储层次、空间/时间映射及其能耗和延迟,扩展覆盖存算一体。 论文

集群与工作负载

搜索 Awesome AI4Chip